如何避免PCB差分信號設計中常見的三個誤區?

差分信號 PCB

在高速PCB設計中，差分信號(DIFferential Signal)的應用研究越來越受到廣泛，電路系統中最重要關鍵的信號處理往往我們都要通過采用差分結構進行設計。PCB fabrication company在高速PCB設計中，差分信號(DIFferential Signal)的應用發展越來越得到廣泛，電路工作中最具有關鍵的信號數據往往企業都要可以采用差分結構優化設計。為什么中國這樣呢?和普通的單端信號走線相比，差分信號有抗幹擾能力強、能有效方式抑制EMI、時序定位更加精確的優勢。

差分信號 PCB 布線要求

在電路板上，差分走線必須是長度、寬度相同、距離相近且在同一水平面上的兩條線。

等長：

長度相等意味著兩條線應該盡可能長，以確保兩個差分信號在任何時候都保持相反的極性。減少共模組件。

等寬、等距：

等寬是指兩條信號的走線寬度發展需要我們保持高度一致，等距是指兩條線之間的間距要保持一個不變，保持學習平行。

阻抗最小變化：

在設計發展具有差分信號的PCB時，最重要的事情之一是可以找出企業應用的目標進行阻抗，然後通過相應地規劃差分對。此外，保持學生盡可能小的阻抗發生變化。差分線的阻抗主要取決於諸如走線寬度，走線耦合，銅厚度影響以及PCB材料和層疊等因素。當你開始嘗試自己避免改變差分對阻抗的任何一個事情時，請考慮選擇其中的每一個。

常見誤區

誤區一

認為差分信號不需要地平面作為回流路徑，或者差分路徑相互提供回流路徑。

造成這種誤解的原因是被表面現象所迷惑，或者是對高速信號傳輸的機理理解不深。差分通道對電源和接地層上可能存在的類似和其它噪聲信號不敏感。地平面的部分回波抵消並不意味著差分通道不把參考平面作為信號返回路徑。其實在信號回傳的分析中，差分布線和普通單端布線的機理是一樣的，就是高頻信號總是沿著電感最小的回路回傳。最大的區別是，差分線除了接地之外還互相耦合，哪個耦合強就成為主回路。

在 PCB 電路設計中，差動線路之間的耦合通常很小，通常只有10-20% 的耦合，或者更多的地耦合，因此，差動對准的主回流路徑仍然存在於地平面上。當局部平面不連續時，無參考平面區域內的差分軌跡之間的耦合提供了主回流路徑，雖然參考平面的不連續性對差分對准的影響不如單端對准大，但會降低差分信號的質量，增加電磁幹擾，應盡量避免。

此外，有些設計人員認為可以去掉差分走線下方的參考平面，以抑制差分傳輸中的一些共模信號，但這在理論上是不可取的。阻抗怎么控制?不為共模信號提供阻抗環路，必然會產生EMI輻射，弊大於利。

誤區二

認為可以保持等間距比匹配工作線長更重要。

在實際的 PCB 布線中，往往不能滿足差分設計的要求。由於引腳、孔和布線空間的分布，適當的繞組對實現線長匹配是必要的，但結果是部分差對不能並行。在 PCB 差分布線設計中，最重要的規則是線長的匹配，其他規則可以根據設計要求和實際應用靈活處理。

誤區三

人們認為差分布線必須非常接近。

讓差分走線相互靠近只是為了增強其耦合性，既可以提高對噪聲的抗擾度，又可以充分利用磁場的相反極性來抵消對外界的電磁幹擾。雖然這種方法在大多數情況下非常有益，但也不是絕對的。如果能保證它們完全屏蔽外界幹擾，那么就不需要通過相互之間的強耦合來達到抗幹擾和抑制EMI的目的。

如何發展才能得到保證差分走線具有一個良好的隔離和屏蔽呢?增大與其它相關信號走線的間距是最基本的途徑問題之一，電磁場能量是隨著社會距離呈平方關系逐漸遞減的，一般線間距超過4倍線寬時，它們相互之間的幹擾就極其微弱了，基本信息可以通過忽略。

此外，隔離通過地平面也可以起到很好的屏蔽效果，這種結構在高頻(10G 以上)的 IC 封裝 PCB 設計中經常使用，稱為 CPW 結構，它可以保證嚴格的差動阻抗控制。